65nm工艺下时序电路单粒子翻转及瞬态敏感性评估方法及验证
工艺缩减的趋势使得存储单元的单粒子效应越发严重，特别进入到纳米级工艺条件下，以往不明显的效应也随之突出而成为新的损伤因素，因此急需评估纳米级时序电路的单粒子损伤效应。本文设计一款专用集成电路(ASIC)测试片，提出针对65nm 工艺下时序电路的单粒子翻转及瞬态敏感性评估方法，此方法可有效评估出多种时序电路存储结构单粒子翻转的敏感性及多种瞬态因素影响的权重，其评估结果，对纳米级抗辐射加固集成电路设计起到关键的指导作用。
65nm 单粒子翻转 单粒子瞬态 纳米级时序电路
王丹 王亮 孙永姝 岳素格 陈莉明 郭刚
北京微电子技术研究所 中国原子能研究院
国内会议
兰州
中文
1-8
2016-07-19（万方平台首次上网日期，不代表论文的发表时间）