25μm/25μm精细线路挠性电路板制作技术研究
挠性电路板中,25 μm/25 μm线宽及以下精细线路在可穿戴产品上的应用广泛,其制作工艺一般采用全加成法或半加成法,但该工艺容易出现干膜显影毛边,导致图形电镀线底内凹,蚀刻后倒梯形,甚至线路剥离,以及由电镀引起的镀层夹膜,导致蚀刻后退膜不净等品质缺陷 针对以上不足,文章对减成法工艺制作精细线路深入研究,对其进行失效分析并加以改善。旨在优化线路层面铜厚度及均匀性、改善抗蚀感光层解析能力、提高蚀刻因子、减少蚀刻时水池效应的影响。研究结果表明应用减成法工艺在现有的设备上可以制作25 μ m/25 μm精细线路,且工艺流程成熟,产品品质稳定,适合大批量制作。
精细线路 解析能力 蚀刻因子 镀铜均匀性 减成法
刘振华 孟佳 韩秀川
台山市精诚达电路有限公司广东江门529223
国内会议
上海
中文
188-200
2018-03-01（万方平台首次上网日期，不代表论文的发表时间）