基于FPGA的高速并行FFT实现算法
针对数字信号处理中的大点数高速实时信号处理日益增长的需求,首先对32k点流水线结构的FFT转换为以基-8FFT蝶形运算核为单元的并行8路FFT结构进行了简要介绍,然后采用MATLAB模拟现场可编程门阵列(FPGA)的实现流程对8路并行实现32k点的FFT进行了仿真,最后提出了一种基于高速并行结构的FFT算法,并利用FPGA实现该算法,通过FPGA与MATLAB联合仿真验证了其可行性,提高了运算速度,解决了FPGA中FFT IP核运算点数少的问题。
数字信号处理 快速傅里叶变换算法 现场可编程门阵列 运算效率
杜冰馨 吴海洲 贾振国
中国电子科技集团公司第五十四研究所,河北 石家庄 050081
国内会议
牡丹江
中文
155-159
2015-08-01（万方平台首次上网日期，不代表论文的发表时间）