基于二级先行进位加法器的32位定点ALU设计与实现
文章针对DSP的算术运算逻辑单元(ALU)在性能、功耗和面积上面临的挑战,研究了X型DSP的体系结构,对ALU部件指令进行分类分析,设计了一款基于二级先行进位可实现定点逻辑运算及定点算术运算的32位加法器,使用Candence公司的NC-Verilog工具进行了功能验证,在45nm工艺下采用Synopsys公司的Design Compiler (DC)进行综合,综合结果表明为:时序达到120ps,面积达到1688um2,相比于32 位X-DSP面积缩小41％,时序减少60ps.
算术运算逻辑部件 结构设计 加法器 二级先行进位链
汪峰 彭元喜 雷元武 孙寅龙
国防科技大学计算机学院,湖南 长沙 410073
国内会议
西安
中文
490-495
2014-06-01（万方平台首次上网日期，不代表论文的发表时间）