32位SIMD结构IALU部件的设计与验证
在数字信号处理器(Digital Signal Processor,DSP)中,定点数据之间的运算是最常用的基本操作.本文设计了一款基于SIMD(Single Instruction Multiple Data)结构的32位定点算术逻辑单元(Integer Arithmetic Logic Unit,IALU),主要实现32位和2×16位带饱和处理的加减运算、比较操作、逻辑操作以及求绝对值、求前导零、数据搬移等定点数据之间的运算.在加法器的设计上,本文采用了进位选择和Kogge-Stone树相结合的方法,在具体实现上,采用加减法共用一套异或逻辑等结构来实现.比较操作采用了两个16位的自主设计的专用比较器来完成.最后使用Cadence公司的NC-Verilog对该IALU进行了全面的验证.采用45nm CMOS工艺库,在Synopsys公司的Design Compiler (DC)下进行了综合,结果表明设计频率达到1.5GHZ.
定点算术逻辑部件 模块设计 加法器 比较器 单指令多数据流
杨秀杰 雷元武 彭元喜 陈书明
国防科技大学计算机学院 长沙 410073
国内会议
西安
中文
502-507
2014-06-01（万方平台首次上网日期，不代表论文的发表时间）