一种典型的高性能多核DSP时钟系统设计

摘要：

本文描述了通过设计一个锁相环控制器来如何实现时钟系统.时钟系统直接决定芯片的工作性能和功耗,在高性能集成电路中都是采用锁相环作为时钟源.而锁相环控制器作为锁相环的控制部件,将最终产生满足系统要求的系统时钟.通过对X-DSP中时钟系统的分析,设计一个锁相环控制器来产生满足系统要求的时钟系统,最后完成功能验证并证明其功能完全正确.

关键词： 数字信号处理器 锁相环控制器 结构设计 时钟系统

作者: 杨清发 鲁建壮

作者单位: 国防科技大学计算机学院 长沙410073

会议类型: 国内会议

会议名称: 第十七届计算机工程与工艺年会暨第三届微处理器技术论坛

会议地点: 西宁

会议语种:中文

页码: 192-196

在线出版日期: 2013-07-20（万方平台首次上网日期，不代表论文的发表时间）