一种新型结构的低通滤波器

摘要：

随着集成电路进入GHz的高频时代,对系统时钟的偏差和抖动提出了更加苛刻的要求,所以锁相环的低抖动性能显得尤为重要.本文基于65nm CMOS工艺的PLL,针对降低噪声和优化PLL的抖动实现了一种新型结构的低通滤波器(LPF),在无源二阶低通滤波器中加入了普通的单级运算放大器。该结构的特点是对VCO控制电压和电源的噪声抑制能力好,在同等电压条件下降低了Kvco值,可以更好地降低PLL的抖动.

关键词： 低通滤波器 锁相环 抖动性能 噪声抑制能力

作者: 张志强 梁斌 孙永节 崔海龙

作者单位: 国防科技大学计算机学院 长沙410073

会议类型: 国内会议

会议名称: 第十七届计算机工程与工艺年会暨第三届微处理器技术论坛

会议地点: 西宁

会议语种:中文

页码: 287-291

在线出版日期: 2013-07-20（万方平台首次上网日期，不代表论文的发表时间）