基于FPGA设计的数据通路模块测试方法

摘要：

本文提出了基于FPGA设计的数据通路测试中,嵌入错误和延迟检测逻辑进行检测的方法.这种方法有效解决了通过chipscope或逻辑分析仪直接观测输入输出信号时,观测难度大、信号储存时域深度有限、可观测的信号位宽有限、电路板引出信号pin脚有限等问题,大幅提升了测试效率.经实践证明,使用该方法,测试效率提升了4倍.

关键词： 数据通路 现场可编程门阵列 错误检测 延迟检测

作者: 王京 陈继承 赵元 刘强

作者单位: 浪潮(北京)电子信息产业有限公司 北京100085 高效能服务器和存储技术国家重点实验室 北京100085

会议类型: 国内会议

会议名称: 第十七届计算机工程与工艺年会暨第三届微处理器技术论坛

会议地点: 西宁

会议语种:中文

页码: 281-285

在线出版日期: 2013-07-20（万方平台首次上网日期，不代表论文的发表时间）