一种40hm高速寄存器单元设计

摘要：

随着工艺尺寸的缩小,集成电路规模越来越大,处理器中寄存器数目日益庞大当处理器频率越来越高,标准单元库中提供的寄存器渐渐满足不了高性能需求.本文提出一种基于40nm工艺的高速寄存器单元设计.此单锁存器型寄存器与标准单元库中的主从边沿型触发器相比,建立时间减少25％,传播延时减少30％,并且方便寄存器成组实现.

关键词： 高速寄存器 单元设计 建立时间 传播延时

作者: 赵宗浩 李少青 徐长明 曾艳飞

作者单位: 国防科技大学计算机学院 长沙410073

会议类型: 国内会议

会议名称: 第十五届计算机工程与工艺年会暨第一届微处理器技术论坛

会议地点: 成都

会议语种:中文

页码: 239-242

在线出版日期: 2011-08-12（万方平台首次上网日期，不代表论文的发表时间）