基于FPGA的QPSK调制解调系统的设计与实现

摘要：

　　本文介绍了基于FPGA的高速全数字QPSK调制解调系统的实现方法,并设计了一种能够同时锁定频偏误差和时偏误差的方案.针对调制信号,重点介绍了Coatas环和Gardner环,并分别给出了它们的Matlab仿真图和Modelsim仿真图.本系统已经在硬件平台上成功运行,传输速率可达到8Mbit/s,能够锁定1％以内的频偏和0.1％以内的时偏.

关键词： QPSK调制解调系统 结构设计 Coatas环 误差分析

作者: HUANG Ling 黄凌 ZHANG Xinhui 张新辉 SHA Jun 沙军

作者单位: College of Information Science and Technology,Nanjing University of Aeronautics and Astronautics Nan 南京航空航天大学信息科学与技术学院,南京210016

会议类型: 国内会议

会议名称: 中国电子学会信息论分会2009年研究生学术交流会

会议地点: 三亚

会议语种:中文

页码: 478-481

在线出版日期: 2010-03-01（万方平台首次上网日期，不代表论文的发表时间）